order_bg

Balita

Pasiuna sa proseso sa wafer Back Grinding

Pasiuna sa proseso sa wafer Back Grinding

 

Ang mga wafer nga nakaagi sa front-end nga pagproseso ug nakapasar sa wafer testing magsugod sa back-end nga pagproseso gamit ang Back Grinding.Ang paggaling sa likod mao ang proseso sa pagnipis sa likod sa wafer, ang katuyoan niini dili lamang aron makunhuran ang gibag-on sa wafer, apan aron makonektar usab ang mga proseso sa atubangan ug likod aron masulbad ang mga problema tali sa duha nga mga proseso.Ang nipis nga semiconductor Chip, mas daghang mga chips ang mahimong ma-stack ug mas taas ang integration.Apan, kon mas taas ang integrasyon, mas ubos ang performance sa produkto.Busa, adunay panagsumpaki tali sa panagsama ug pagpaayo sa performance sa produkto.Busa, ang pamaagi sa Paggaling nga nagtino sa gibag-on sa wafer mao ang usa sa mga yawe sa pagkunhod sa gasto sa mga semiconductor chips ug pagtino sa kalidad sa produkto.

1. Ang katuyoan sa Back Grinding

Sa proseso sa paghimo sa mga semiconductor gikan sa mga wafer, ang dagway sa mga wafer kanunay nga nagbag-o.Una, sa proseso sa paghimo og wafer, ang Edge ug ang nawong sa wafer gipasinaw, usa ka proseso nga kasagarang naggaling sa duha ka kilid sa wafer.Pagkahuman sa proseso sa unahan, mahimo nimong sugdan ang proseso sa paggaling sa likod nga naggaling lamang sa likod sa wafer, nga makatangtang sa kontaminasyon sa kemikal sa proseso sa unahan ug makunhuran ang gibag-on sa chip, nga angay kaayo. alang sa paghimo sa nipis nga mga chips nga gitaod sa mga IC card o mga mobile device.Dugang pa, kini nga proseso adunay mga bentaha sa pagkunhod sa resistensya, pagkunhod sa konsumo sa kuryente, pagdugang sa thermal conductivity ug paspas nga pagwagtang sa kainit sa likod sa wafer.Apan sa samang higayon, tungod kay nipis ang ostiya, dali nga mabuak o madaot sa mga puwersa sa gawas, nga mas lisud ang pagproseso nga lakang.

2. Balik Grinding (Back Grinding) detalyado nga proseso

Balik grinding mahimong bahinon ngadto sa mosunod nga tulo ka mga lakang: una, papilit protective Tape Lamination sa ostiya;Ikaduha, galinga ang likod sa ostiya;Ikatulo, sa dili pa ibulag ang chip gikan sa Wafer, ang wafer kinahanglan nga ibutang sa Wafer Mounting nga nanalipod sa tape.Ang proseso sa wafer patch mao ang yugto sa pagpangandam alang sa pagbulag sachip(pagputol sa chip) ug busa mahimo usab nga ilakip sa proseso sa pagputol.Sa bag-ohay nga mga tuig, samtang ang mga chips nahimong nipis, ang pagkasunod-sunod sa proseso mahimo usab nga mausab, ug ang mga lakang sa proseso nahimong mas dalisay.

3. Tape Lamination nga proseso para sa wafer nga proteksyon

Ang unang lakang sa likod nga paggaling mao ang taklap.Kini usa ka proseso sa taklap nga nagpapilit sa tape sa atubangan sa wafer.Kung naggaling sa likod, ang mga compound sa silicon mokaylap, ug ang wafer mahimo usab nga mag-crack o mag-warp tungod sa mga pwersa sa gawas sa panahon niini nga proseso, ug kung mas dako ang lugar nga wafer, labi ka dali nga maapektuhan niini nga panghitabo.Busa, sa dili pa galingon ang likod, usa ka nipis nga Ultra Violet (UV) nga asul nga pelikula ang gilakip aron mapanalipdan ang wafer.

Kung gipadapat ang pelikula, aron walay gintang o mga bula sa hangin tali sa wafer ug tape, gikinahanglan nga madugangan ang pwersa sa adhesive.Bisan pa, pagkahuman sa paggaling sa likod, ang teyp sa wafer kinahanglan nga i-irradiated sa ultraviolet nga kahayag aron makunhuran ang puwersa sa adhesive.Human sa paghubo, ang nahabilin nga tape kinahanglan dili magpabilin sa ibabaw sa wafer.Usahay, ang proseso mogamit sa usa ka mahuyang nga adhesion ug prone sa bubble non-ultraviolet pagkunhod lamad pagtambal, bisan tuod daghang mga disadvantages, apan barato.Dugang pa, ang mga pelikula sa Bump, nga doble ang gibag-on sa mga lamad sa pagkunhod sa UV, gigamit usab, ug gilauman nga magamit nga adunay pagtaas sa frequency sa umaabot.

 

4. Ang gibag-on sa wafer inversely proporsyonal sa chip package

Ang gibag-on sa wafer human sa paggaling sa likod kasagarang mokunhod gikan sa 800-700 µm ngadto sa 80-70 µm.Ang mga wafer nga gipanipis hangtod sa usa ka ikanapulo mahimong mag-stack upat hangtod unom ka mga layer.Karong bag-o, ang mga wafer mahimo pa gani nga nipison ngadto sa mga 20 milimetro pinaagi sa usa ka proseso sa duha ka paggaling, sa ingon magtapok niini ngadto sa 16 ngadto sa 32 ka mga lut-od, usa ka multi-layer nga semiconductor nga istruktura nga nailhan nga multi-chip package (MCP).Sa kini nga kaso, bisan pa sa paggamit sa daghang mga lut-od, ang kinatibuk-ang gitas-on sa natapos nga pakete kinahanglan nga dili molapas sa usa ka gibag-on, mao nga ang nipis nga paggaling nga mga wafer kanunay nga gigukod.Kon mas nipis ang wafer, mas daghan ang mga depekto, ug mas lisud ang sunod nga proseso.Busa, gikinahanglan ang abante nga teknolohiya aron mapauswag kini nga problema.

5. Pagbag-o sa pamaagi sa paggaling sa likod

Pinaagi sa pagputol sa mga wafer nga nipis kutob sa mahimo aron mabuntog ang mga limitasyon sa mga pamaagi sa pagproseso, ang teknolohiya sa paggaling sa likod nagpadayon sa pag-uswag.Para sa kasagaran nga mga wafer nga adunay gibag-on nga 50 o labaw pa, ang backside Grinding naglakip sa tulo ka mga lakang: usa ka Rough Grinding ug dayon usa ka Fine Grinding, diin ang wafer giputol ug gipasinaw human sa duha ka sesyon sa paggaling.Niini nga punto, susama sa Chemical Mechanical Polishing (CMP), Slurry ug Deionized nga Tubig kasagarang gigamit taliwala sa polishing pad ug sa wafer.Kini nga buhat sa pagpasinaw makapakunhod sa friction tali sa wafer ug sa polishing pad, ug himoong hayag ang nawong.Kung ang wafer mas baga, ang Super Fine Grinding mahimong magamit, apan ang nipis nga wafer, mas daghang polishing ang gikinahanglan.

Kung ang wafer mahimong nipis, kini dali nga adunay mga depekto sa gawas sa panahon sa proseso sa pagputol.Busa, kon ang gibag-on sa ostiya kay 50 µm o ubos pa, ang pagkasunod-sunod sa proseso mahimong mausab.Niini nga panahon, ang DBG (Dicing Before Grinding) nga pamaagi gigamit, nga mao, ang wafer giputol sa tunga sa wala pa ang unang paggaling.Ang chip luwas nga nahimulag gikan sa ostiya sa han-ay sa Dicing, paggaling, ug paghiwa.Dugang pa, adunay mga espesyal nga pamaagi sa paggaling nga naggamit sa usa ka lig-on nga bildo nga plato aron mapugngan ang ostiya nga mabuak.

Sa nagkadako nga panginahanglan alang sa panagsama sa miniaturization sa mga de-koryenteng kasangkapan, ang teknolohiya sa paggaling sa likod kinahanglan dili lamang makabuntog sa mga limitasyon niini, apan magpadayon usab sa pag-uswag.Sa parehas nga oras, dili lamang kinahanglan nga sulbaron ang problema sa depekto sa wafer, apan aron maandam usab ang mga bag-ong problema nga mahimong motungha sa umaabot nga proseso.Aron masulbad kini nga mga problema, mahimo’g kinahanglanswitchang han-ay sa proseso, o pagpaila sa kemikal nga teknolohiya sa pagkulit nga gigamit sasemiconductorfront-end nga proseso, ug hingpit nga pagpalambo sa bag-ong mga pamaagi sa pagproseso.Aron masulbad ang mga kinaiyanhon nga mga depekto sa mga wafer sa dako nga lugar, usa ka lainlaing mga pamaagi sa paggaling ang gisusi.Dugang pa, ang panukiduki gihimo kung giunsa pag-recycle ang silicon slag nga gihimo pagkahuman gigaling ang mga wafer.

 


Oras sa pag-post: Hul-14-2023