LCMXO2-256HC-4TG100C Orihinal ug Bag-o Uban sa Competitive nga Presyo Sa Stock IC Supplier
Mga Hiyas sa Produkto
Pbfree Code | Oo |
Rohs Code | Oo |
Bahin nga Life Cycle Code | Aktibo |
Ihs Manufacturer | LATTICE SEMICONDUCTOR CORP |
Bahin nga Package Code | QFP |
Deskripsyon sa Pakete | LFQFP, |
Ihap sa Pin | 100 |
Pag-abot sa Compliance Code | uyon |
ECCN Code | EAR99 |
HTS Code | 8542.39.00.01 |
Manufacturer sa Samacsys | Lattice Semiconductor |
Dugang nga Feature | NAG-OPERATE USAB SA 3.3 V NOMINAL SUPPLY |
Kodigo sa JESD-30 | S-PQFP-G100 |
JESD-609 Code | e3 |
Gitas-on | 14 mm |
Ang lebel sa pagkasensitibo sa kaumog | 3 |
Gidaghanon sa Gipahinungod nga mga Input | |
Gidaghanon sa I/O Lines | |
Gidaghanon sa mga Input | 55 |
Gidaghanon sa mga Output | 55 |
Gidaghanon sa mga Terminal | 100 |
Operating Temperatura-Max | 85 °C |
Operating Temperatura-Min | |
Organisasyon | 0 NAHINUNGDANONG MGA INPUT, 0 I/O |
Output Function | NAGSALIG |
Materyal nga Lawas sa Pakete | PLASTIK/EPOXY |
Kodigo sa Pakete | LFQFP |
Kodigo sa Pagkaparehas sa Pakete | TQFP100,.63SQ |
Porma sa Pakete | SQUARE |
Estilo sa Pakete | FLATPACK, LOW PROFILE, FINE PITCH |
Pamaagi sa Pagputos | TRAY |
Peak Reflow Temperatura (Cel) | 260 |
Mga suplay sa kuryente | 2.5/3.3 V |
Programmable Logic Type | FLASH PLD |
Paglangay sa Pagpakaylap | 7.36 ns |
Kahimtang sa Kwalipikasyon | Dili Kwalipikado |
Naglingkod nga Taas-Max | 1.6 mm |
Supply Boltahe-Max | 3.462 V |
Supply Boltahe-Min | 2.375 V |
Supply Boltahe-Nom | 2.5 V |
Ibabaw nga Mount | OO |
Grado sa Temperatura | UBAN |
Paghuman sa Terminal | Matte Tin (Sn) |
Porma sa Terminal | GULL WING |
Terminal Pitch | 0.5 mm |
Posisyon sa Terminal | QUAD |
Time@Peak Reflow Temperatura-Max (mga) | 30 |
Lapad | 14 mm |
Pagpaila sa Produkto
Ang Complex Programmable Logic Device (CPLD) kay usa ka application-specific Integrated Circuit (ASIC) sa LSI (Large Scale Integrated Circuit) Integrated Circuit).Angayan kini alang sa pagkontrol sa intensive nga digital system nga disenyo, ug ang pagpugong sa paglangan niini sayon.Ang CPLD usa sa labing paspas nga nagtubo nga mga aparato sa mga integrated circuit.
Mga sangkap sa CPLD
Ang CPLD usa ka komplikado nga programmable logic device nga adunay dako nga sukod ug komplikado nga istruktura, nga nahisakop sa sakup sa dako nga gidak-on.integrated circuits.
Ang CPLD adunay lima ka nag-unang bahin: logical array block, macro unit, extended product term, programmable wired array ug I/O control block.
1. Logical Array Block (LAB)
Ang usa ka lohikal nga array block naglangkob sa usa ka han-ay sa 16 nga mga macro cell, ug daghang mga LABS ang konektado sa usa ka programmable array (PIA) ug usa ka global nga bus.
2. Makro nga yunit
Ang macro unit sa MAX7000 series naglangkob sa tulo ka functional blocks: logical array, product selection matrix, ug programmable register.
3. Extended nga termino sa produkto
Ang usa ka termino sa produkto sa matag macro cell mahimong ipadala balik sa lohikal nga array.
4. Programmable wired array PIA
Ang matag LAB mahimong konektado aron maporma ang gikinahanglan nga lohika pinaagi sa programmable wired array.Kining global nga bus usa ka programmable channel nga makakonektar sa bisan unsang tinubdan sa signal sa device ngadto sa destinasyon niini.
5. I/O control block
Ang I/O control block nagtugot sa matag I/O pin nga tagsa-tagsa nga i-configure para sa input/output ug bidirectional nga operasyon.
Pagtandi sa CPLD ug FPGA
Bisan ang duhaFPGAugCPLDmga programmable ASIC device ug adunay daghang komon nga mga kinaiya, tungod sa mga kalainan sa istruktura sa CPLD ug FPGA, sila adunay ilang kaugalingon nga mga kinaiya:
Ang 1. Ang CPLD mas angay alang sa pagkompleto sa nagkalain-laing mga algorithm ug combinatorial logic, ug ang FP GA mas angay alang sa pagkompleto sa sequential logic.Sa laing pagkasulti, ang FPGA mas angay alang sa flip-flop rich structure, samtang ang CPLD mas angay alang sa flip-flop limited ug product term rich structure.
2. Ang padayon nga routing structure sa CPLD nagtino nga ang timing delay niini parehas ug predictable, samtang ang segmented routing structure sa FPGA maoy nagdeterminar sa delay nga dili matag-an.
3. Ang FPGA adunay labaw nga pagka-flexible kay sa CPLD sa programming.Ang CPLD giprograma pinaagi sa pag-usab sa logic function nga adunay fixed internal connection circuit, samtang ang FPGA giprograma pinaagi sa pag-usab sa mga wiring sa internal nga koneksyon.Ang FP GA mahimong maprograma ubos sa usa ka ganghaan sa lohika, samtang ang CPLD giprograma ubos sa usa ka bloke sa lohika.
4.Ang paghiusa sa FPGA mas taas kaysa sa CPLD, ug kini adunay mas komplikado nga istruktura sa mga kable ug pagpatuman sa lohika.
Ang 5.CPLD mas sayon gamiton kay sa FPGA.CPLD programming gamit ang E2PROM o FASTFLASH nga teknolohiya, walay external memory chip, sayon gamiton.Bisan pa, ang kasayuran sa programming sa FPGA kinahanglan nga tipigan sa eksternal nga panumduman, ug ang pamaagi sa paggamit komplikado.
6. Ang CPLDS mas paspas kay sa FPgas ug adunay mas daghang oras nga predictability.Kini tungod kay ang FPGas kay gate-level programming ug ang distributed interconnections gisagop tali sa CLBS, samtang ang CPLDS kay logic block-level programming ug ang interconnections tali sa ilang logic blocks gihugpong.
7.Sa paagi sa pagprograma, ang CPLD nag-una nga gibase sa E2PROM o FLASH memory programming, mga oras sa pagprograma hangtod sa 10,000 ka beses, ang bentaha mao nga ang sistema sa gahum sa impormasyon sa programming dili mawala.Ang CPLD mahimong bahinon sa duha ka kategorya: programming sa programmer ug programming sa system.Kadaghanan sa FPGA gibase sa SRAM programming, ang impormasyon sa programming mawala kung ang sistema gipalong, ug ang programming data kinahanglan nga isulat balik sa SRAM gikan sa gawas sa device matag higayon nga kini gipaandar.Ang bentaha niini mao nga kini mahimong maprograma bisan unsang orasa, ug mahimo kini nga maprograma dayon sa trabaho, aron makab-ot ang dinamikong pagsumpo sa lebel sa board ug lebel sa sistema.
8. CPLD confidentiality maayo, FPGA confidentiality dili maayo.
9.Sa kinatibuk-an, ang konsumo sa kuryente sa CPLD mas dako kay sa FPGA, ug mas taas ang integration degree, mas klaro.