(Electronic nga mga sangkap) 5V927PGGI8

Mga Hiyas sa Produkto

Mga Dokumento ug Media

Mga Klasipikasyon sa Kalikopan ug Export

Dugang nga mga Kapanguhaan

Mga Detalye sa Produkto
24-BIT DIGITAL SIGNAL PROCESSOR

Ang Motorola DSP56307, usa ka miyembro sa DSP56300 nga pamilya sa mga programmable digital signal processors (DSPs), nagsuporta sa mga wireless nga aplikasyon sa imprastraktura nga adunay mga operasyon sa pagsala.Ang on-chip enhanced filter coprocessor (EFCOP) nagproseso sa mga algorithm sa pagsala nga susama sa kinauyokan nga operasyon, sa ingon nagdugang sa kinatibuk-ang pasundayag ug kahusayan sa DSP.Sama sa ubang mga sakop sa pamilya, ang DSP56307 naggamit sa usa ka high-performance, single-clock-cycle-per-instruction engine (code-compatible sa Motorolas popular nga DSP56000 core family), usa ka barrel shifter, 24-bit addressing, usa ka instruksiyon cache, ug usa ka direkta nga memory access controller, sama sa Figure 1. Ang DSP56307 nagtanyag sa performance sa 100 million instructions (MIPS) kada segundo gamit ang internal 100 MHz clock nga adunay 2.5 volt core ug independent 3.3 volt input/output power.

Overview
Gamit ang ikaduhang henerasyon nga ASMBL (Advanced Silicon Modular Block) nga arkitektura nga nakabase sa kolum, ang XC5VLX330T-3FFG1738I adunay lima ka lahi nga mga plataporma (sub-pamilya), ang labing kapilian nga gitanyag sa bisan unsang pamilyang FPGA.Ang matag plataporma adunay lainlain nga ratio sa mga bahin aron matubag ang mga panginahanglanon sa usa ka halapad nga lainlain nga mga advanced nga disenyo sa lohika.Dugang pa sa labing abante, high-performance logic fabric, XC5VLX330T-3FFG1738I FPGAs adunay daghang mga hard-IP system level blocks, lakip ang gamhanan nga 36-Kbit block RAM/FIFOs, ikaduhang henerasyon nga 25 x 18 DSP nga mga hiwa, Pagpili sa teknolohiya sa IO nga adunay built- sa digitally-controlled impedance, Chip Sync source-synchronous interface blocks, system monitor functionality,

MGA FEATURES
Taas nga Pagganap DSP56300 Core
● 100 million instructions per second (MIPS) nga adunay 100 MHz clock sa 2.5 V core ug 3.3 VI/O
● Object code compatible sa DSP56000 core
● Hingpit nga parallel instruction set
● Data arithmetic logic unit (ALU)
- Hingpit nga pipelined 24 x 24-bit parallel multiplier-accumulator
- 56-bit parallel barrel shifter (paspas nga pagbalhin ug normalisasyon; bit stream generation ug parsing)
- Mga instruksyon sa kondisyon sa ALU
- 24-bit o 16-bit arithmetic nga suporta ubos sa software control
● Program control unit (PCU)
- Posisyon nga independente nga code (PIC) nga suporta
- Ang mga mode sa pag-address nga na-optimize alang sa mga aplikasyon sa DSP (lakip ang gilayon nga mga offset)
- On-chip instruksiyon cache controller
- On-chip memory-expandable hardware stack
- Nested hardware DO loops
- Ang paspas nga auto-return interrupts
● Direktang pag-access sa memorya (DMA)
- Unom ka mga channel sa DMA nga nagsuporta sa internal ug eksternal nga mga pag-access
- Usa-, duha-, ug tulo-ka-dimensyon nga pagbalhin (lakip ang circular buffering)
- Katapusan-sa-block-pagbalhin interrupts
- Pag-trigger gikan sa mga linya sa interrupt ug tanan nga mga peripheral
● Phase-locked loop (PLL)
- Gitugotan ang pagbag-o sa low power divide factor (DF) nga wala mawala ang kandado
- Output nga orasan nga adunay skew elimination
● Suporta sa pag-debug sa hardware
- On-Chip Emulation (Sa CE) module
- Joint test action group (JTAG) test access port (TAP)
- Ang mode sa pagsubay sa address nagpakita sa internal nga Programa nga pag-access sa RAM sa gawas nga pantalan