Bag-ong Orihinal nga XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip Integrated Circuits

Gipaila sa Xilinx ang high-density nga QPro™ XQR17V16 series Radiation Hardened QML configuration PROMs nga naghatag ug sayon-gamiton, cost-effective nga pamaagi para sa pagtipig og dagkong Xilinx FPGA configuration bitstreams.Ang XQR17V16CC44V kay usa ka 3.3V device nga adunay storage capacity nga 16 Mb ug makalihok sa serial o byte-wide mode.para sa gipasimple nga block diagram sa XQR17V16 device architecture.

Kung ang FPGA naa sa Master Serial mode, nagmugna kini usa ka orasan sa pagsumpo nga nagmaneho sa PROM.Usa ka mubo nga oras sa pag-access pagkahuman sa pagtaas sa sulab sa orasan, ang data makita sa PROM DATA output pin nga konektado sa FPGA DIN pin.Ang FPGA nagmugna sa tukma nga gidaghanon sa mga pulso sa orasan aron makompleto ang pagsumpo.Sa higayon nga ma-configure, kini mag-disable sa PROM.Kung ang FPGA naa sa Slave Serial mode, ang PROM ug ang FPGA kinahanglan nga pareho nga gi-clock sa usa ka umaabot nga signal.

Kung ang FPGA naa sa Master SelectMAP mode, kini nagmugna sa configuration clock nga nagmaneho sa PROM ug sa FPGA.Human sa pagtaas sa CCLK edge, ang datos anaa sa PROMs DATA (D0-D7) pins.Ang datos i-clock sa FPGA sa mosunod nga pagtaas sa ngilit sa CCLK.Kung ang FPGA naa sa Slave SelectMAP mode, ang PROM ug ang FPGA kinahanglan nga pareho nga gi-clock sa usa ka umaabot nga signal.Ang usa ka freerunning oscillator mahimong magamit sa pagmaneho sa CCLK.Ang daghang mga aparato mahimong magkadugtong pinaagi sa paggamit sa output sa CEO aron madala ang input sa CE sa mosunud nga aparato.Ang mga input sa orasan ug ang mga output sa DATA sa tanan nga mga PROM sa kini nga kadena magkadugtong.Ang tanan nga mga aparato nahiuyon ug mahimong i-cascade sa ubang mga miyembro sa pamilya.Alang sa pagprograma sa aparato, bisan ang Xilinx ISE Foundation o ISE WebPACK software nag-compile sa FPGA design file ngadto sa usa ka standard nga Hex nga format, nga dayon gibalhin ngadto sa kadaghanan sa komersyal nga PROM programmer.

Mga bahin
• Latch-Up Immune sa LET >120 MeV/cm2/mg
• Garantiya nga TID sa 50 kRad(Si) kada spec 1019.5
• Gibuhat sa Epitaxial Substrate
• 16Mbit nga kapasidad sa pagtipig
• Garantiya nga operasyon sa tibuok military temperature range: –55°C ngadto sa +125°C
• One-time programmable (OTP) read-only memory nga gidisenyo aron tipigan ang configuration bitstreams sa Xilinx FPGA devices
• Dual configuration modes
♦ Serial configuration (hangtod sa 33 Mb/s)
♦ Parallel (hangtod sa 264 Mb/s sa 33 MHz)
• Yano nga interface sa Xilinx QPro FPGAs
• Cascadable alang sa pagtipig og mas dugay o daghang bitstreams
• Programmable reset polarity (aktibo High o aktibo Low) alang sa compatibility uban sa lain-laing mga FPGA solusyon
• Ubos nga gahum CMOS floating-gate nga proseso
• 3.3V nga suplay sa boltahe
• Anaa sa seramik nga CK44 nga mga pakete(1)
• Programming suporta sa nag-unang programmer manufacturers
• Suporta sa disenyo gamit ang ISE Foundation o ISE WebPACK software packages
• Garantiya 20 ka tuig nga kinabuhi data paghawid
Pagprograma
Ang mga himan mahimong maprograma sa mga programmer nga gihatag sa Xilinx o mga kwalipikado nga third-party vendor.Kinahanglang sigurohon sa user nga ang angay nga programming algorithm ug ang pinakabag-o nga bersyon sa programmer software gigamit.Ang sayop nga pagpili mahimong permanenteng makadaot sa device.
Deskripsyon
• Latch-Up Immune sa LET >120 MeV/cm2/mg
• Garantiya nga TID sa 50 kRad(Si) kada spec 1019.5
• Gibuhat sa Epitaxial Substrate
• 16Mbit nga kapasidad sa pagtipig
• Garantiya nga operasyon sa tibuok military temperature range: –55°C ngadto sa +125°C
• One-time programmable (OTP) read-only memory nga gidisenyo aron tipigan ang configuration bitstreams sa Xilinx FPGA devices
• Dual configuration modes
♦ Serial configuration (hangtod sa 33 Mb/s)
♦ Parallel (hangtod sa 264 Mb/s sa 33 MHz)
• Yano nga interface sa Xilinx QPro FPGAs
• Cascadable alang sa pagtipig og mas dugay o daghang bitstreams
• Programmable reset polarity (aktibo Taas o aktibo
Ubos) alang sa pagkaangay sa lainlaing mga solusyon sa FPGA
• Ubos nga gahum CMOS floating-gate nga proseso
• 3.3V nga suplay sa boltahe
• Anaa sa seramik nga CK44 nga mga pakete(1)
• Programming suporta pinaagi sa nag-unang programmer
mga tiggama
• Suporta sa disenyo gamit ang ISE Foundation o ISE
WebPACK software packages
• Garantiya 20 ka tuig nga kinabuhi data paghawid