Bag-ong Orihinal nga XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic IC Chip Integrated Circuits
Mga Hiyas sa Produkto
MATANG | DESKRIPSIYON |
Kategorya | Mga Integrated Circuit (ICs) |
Si Mfr | AMD Xilinx |
Sunod-sunod nga | - |
Pakete | Tray |
Status sa Produkto | Karaan na |
Programmable Type | Sa System Programmable |
Gidak-on sa Memorya | 4Mb |
Boltahe - Supply | 3V ~ 3.6V |
Operating Temperatura | 0°C ~ 70°C |
Type sa Pag-mount | Ibabaw nga Mount |
Pakete / Kaso | 44-TQFP |
Supplier Device Package | 44-VQFP (10×10) |
Numero sa Base nga Produkto | XC18V04 |
Mga Dokumento ug Media
TYPE sa RESOURCE | LINK |
Mga panid sa datos | XC18V00 nga Serye |
Impormasyon sa Kalikopan | Xiliinx RoHS Sert |
PCN Obsolescence/EOL | Daghang Device 01/Hun/2015 |
Pagbag-o sa Kahimtang sa Bahin sa PCN | Gi-aktibo pag-usab ang mga bahin 25/Abr/2016 |
HTML Datasheet | XC18V00 nga Serye |
Mga Klasipikasyon sa Kalikopan ug Export
ATTRIBUTE | DESKRIPSIYON |
Status sa RoHS | Nagsunod sa ROHS3 |
Moisture Sensitivity Level (MSL) | 3 (168 ka oras) |
Status sa REACH | REACH Dili maapektuhan |
ECCN | 3A991B1B1 |
HTSUS | 8542.32.0071 |
Dugang nga mga Kapanguhaan
ATTRIBUTE | DESKRIPSIYON |
Standard nga Pakete | 160 |
Xilinx Memory – Configuration Proms para sa FPGAs
Gipaila sa Xilinx ang XC18V00 nga serye sa in-system programmable configuration PROMs (Figure 1).Ang mga himan niining 3.3V nga pamilya naglakip sa 4-megabit, 2-megabit, 1-megabit, ug 512-kilobit PROM nga naghatag og sayon nga paagi, cost-effective nga paagi para sa reprogramming ug pagtago sa Xilinx FPGA configuration bitstreams.
Kung ang FPGA naa sa Master Serial mode, nagmugna kini usa ka orasan sa pagsumpo nga nagmaneho sa PROM.Usa ka mubo nga oras sa pag-access human ma-enable ang CE ug OE, ang data anaa sa PROM DATA (D0) pin nga konektado sa FPGA DIN pin.Magamit ang bag-ong datos sa mubo nga oras sa pag-access pagkahuman sa matag us aka sulab sa orasan.Ang FPGA nagmugna sa tukma nga gidaghanon sa mga pulso sa orasan aron makompleto ang pagsumpo.Kung ang FPGA naa sa Slave Serial mode, ang PROM ug ang FPGA gi-orasan sa usa ka eksternal nga orasan.
Sa diha nga ang FPGA anaa sa Master Select MAP mode, ang FPGA makamugna og configuration clock nga nagduso sa PROM.Kung ang FPGA naa sa Slave Parallel o Slave Select MAP mode, usa ka eksternal nga oscillator ang nagmugna sa configuration clock nga nagmaneho sa PROM ug sa FPGA.Human ma-enable ang CE ug OE, ang datos anaa sa DATA (D0-D7) nga mga pin sa PROM.Magamit ang bag-ong datos sa mubo nga oras sa pag-access pagkahuman sa matag us aka sulab sa orasan.Ang datos gi-clock sa FPGA sa mosunod nga pagtaas sa ngilit sa CCLK.Ang usa ka free-running oscillator mahimong magamit sa Slave Parallel o Slave Select MAP modes.
Ang daghang mga aparato mahimong ma-cascade pinaagi sa paggamit sa output sa CEO aron madala ang input sa CE sa mosunud nga aparato.Ang mga input sa orasan ug ang mga output sa DATA sa tanan nga mga PROM sa kini nga kadena magkadugtong.Ang tanan nga mga aparato nahiuyon ug mahimong i-cascade sa ubang mga miyembro sa pamilya o sa XC17V00 usa ka higayon nga programmable serial PROM nga pamilya.